Die zunehmende Komplexitat makroskopischer (Tele)Kommunikationsnetze sowie mikroskopischer On-Chip Kommunikationsarchitekturen resultiert in zahlreichen Problemstellungen und steigenden Anforderungen, z.B. in den Punkten Sicherheit und Skalierbarkeit. In dieser Dissertationsschrift werden dazu einerseits verschiedene Mechanismen im Bereich Ethernet-basierter Teilnehmerzugangsnetze fur das Internet vorgestellt und diskutiert. Auf der anderen Seite wird eine Network-on-Chip-basierte Kommunikationsinfrastruktur entwickelt, welche fur diese Mechanismen undSystem-on-Chip-Hardwaresysteme genutzt wird, um eine performante, flexible und skalierbare Verarbeitung der Pakete und Datenmassen zu gewahrleisten. Die Losungsansatze der Arbeit werden als voll funktionsfahige Hardware-Prototypen entwickelt und auf Basis von FPGA-Entwicklungsboards prasentiert.